SHARED MEMORY DEVICE FOR COMMUNICATION SYSTEM

Patent Number:

JP2000022720

Publication date:

2000-01-21

Inventor(s):

NOZAKI SHIRO

Applicant(s):

MATSUSHITA ELECTRIC IND CO

Requested Patent:

☐ JP2000022720

Application

JP19980189437 19980703

Priority Number(s):

IPC Classification:

H04L12/40; G06F13/00

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To attain flexible use of memories by using idle areas of a transmission memory for spare areas for received data in the communication system that uses a reception memory and the transmission memory.

SOLUTION: Each node in the communication system is provided with a transmission memory section 30, a reception memory section 31, a transmission circuit section 32, and a reception circuit section 33, and also with a memory control section 38 that reserves idle areas of the transmission memory section 30 for spare areas for received data, and an overflow detection section/control section 34 that detects it when an overflow takes place in the case of storing data sent from other node to the reception memory section 31 and stores overflowed received data to the spare areas for the received data reserved in the transmission memory section 30.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-22720

(P2000-22720A)

(43)公開日 平成12年1月21日(2000.1.21)

(51) Int.Cl.7		識別記号	FΙ			テーマコート*(参考)
H04L	12/40		H04L	11/00	320	5B089
G06F	13/00	3 5 3	G06F	13/00	353Q	5 K O 3 2

審査請求 未請求 請求項の数1 OL (全 4 頁)


(21)出願番号	特顧平10-189437	(71)出願人 000005821 松下韓器産業株式会社		
(22)出魔日	平成10年7月3日(1998.7.3)	大阪府門真市大字門真1006番地		
(SE) HIML	TM410-T 1 7 5 H (1880. 1. 0)	(72)発明者 野崎 史郎 大阪府門真市大字門真1006番地 松下電器		
		産業株式会社内		
		(74)代理人 100095555		
		弁理士 池内 寛幸 (外1名)		
		F 夕一ム(参考) 5B089 AA00 AB00 AF09 CB02 CB03		
		CB12 CB14 CB16		
		5K032 CA06 CC12 DB19		
		I I		

(54) 【発明の名称】 通信システムのメモリ共有装置

(57)【要約】

【課題】 受信メモリ及び送信メモリを用いる通信システムにおいて、送信メモリの空き領域を受信データの予備領域として使用することにより、メモリの融通使用を可能とする。

【解決手段】 通信システムの各ノードは、送信メモリ部30、受信メモリ部31、送信用回路部32、受信用回路部33を備える。さらに、送信メモリ部30の未使用領域を受信データ用予備領域として確保するメモリ制御部38、他ノードから送られてきたデータを受信メモリ部31に格納する際にオーバーフローが発生した場合にそれを検出し、送信メモリ部30に確保した受信データ用予備領域に受信データのオーバーフロー分を格納するためのオーバーフロー検出部/制御部34を備えている。



【特許請求の範囲】

【請求項1】 送信データを格納する送信メモリ部と、受信データを格納する受信メモリ部と、データバスを確保するためのアービトレーション信号を生成するアービトレーション・アクノリッジ発生部と、アプリケーション部からの指令又はデータから送信データを生成する送信用回路部と、データバス上のデータが自ノード宛てのデータであれば受信データとして読み込む受信用回路部と、送信データ及び受信データをそれぞれ送信メモリ部及び受信メモリ部に格納し、それぞれのメモリ部の残容量を判断するメモリ制御部と備えた通信システムにおいて、通信データを受信する際に受信メモリ部がオーバーフローを起こした場合は送信メモリ部の空き領域を使用して受信データのオーバーフロー分を格納することを特徴とする通信システムのメモリ共有装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は通信システムのメモリ共有装置に関し、特に受信メモリ及び送信メモリを用いる通信システムにおいて、送信メモリの空き領域を受信データの予備領域として使用するメモリ共有装置に関する。

[0002]

【従来の技術】従来の通信システムにおける各ノードの構成を図1に示す。各ノードは決められた容量の受信用メモリ部10と送信用メモリ部11を独立に備え、更に、送信用回路部13、受信用回路部12、及びアービトレーション発生部14を備えている。受信データ及び送信データは受信用メモリ部10及び送信用メモリ部11に各別に格納される。図2に示すように、上記のような構成を有するn個のノード20がデータバス21に接続される。

【0003】例えば、ノード1からノード2へデータを送信する場合、ノード1はアービトレーション発生部14は発生するアービトレーション信号によってデータバスの使用権を獲得する。アプリケーション部から送られてきた指令又はデータは、送信用メモリ部11に格納され、送信用回路部13によって送信データに加工された後、データバス上へ送信される。また、データを受信するノード2では、データバス16上のデータが受信用回路部12に取り込まれ、ノード2宛てのデータか否かが判断され、ノード2宛てのデータである場合は受信用メモリ部10に格納された後、アプリケーション層15へ伝送される。

[0004]

【発明が解決しようとする課題】上述のように、従来の 通信システムでは、受信用メモリ及び送信用メモリを独 立に備える必要があり、回路の面積(例えばチップ面 積)が増大する。また、受信メモリ部の容量が十分でな ければ、オーバーフローが発生し、すべてのデータを受 信できないおそれがある。

【0005】本発明は、受信メモリのオーバーフローが 発生した場合、送信メモリの空き領域に受信データのオ ーバーフロー分を格納することにより、メモリの融通使 用を可能とするメモリ共有装置を提供することを目的と する。

[0006]

【課題を解決するための手段】本発明によるメモリ共有装置は、送信データを格納する送信メモリ部と、受信データを格納する受信メモリ部と、データバスを確保するためのアービトレーション信号を生成するアービトレーション・アクノリッジ発生部と、アプリケーションからの指令又はデータから送信データを生成する送信用回路部と、データバス上のデータが自ノード宛てのデータであれば受信データとして読み込む受信用回路部と、送信データ及び受信データをそれぞれ送信メモリ部のメモリの残容量を判断するメモリ制御部と備えた通信システムにおいて、通信データを受信する際に受信メモリ部がオーバーフローを起こした場合は送信メモリ部の空き領域を使用して受信データのオーバーフロー分を格納することを特徴とする。

【0007】一般的なデータ通信において、一つのノードでは一つの転送が終了するまで次のデータの転送が始まらない。すなわち、送信が完了するまで受信が始まらない。または、受信が完了するまで送信が始まらない。本発明のメモリ共有装置は、このような特性を利用して、送信メモリに送信データを格納した際、未使用の領域を受信データ用予備領域として確保し、受信データを受信メモリに格納する際にメモリのオーバーフローが発生した場合、送信メモリに確保した受信データ用予備領域に受信データのオーバーフロー分を格納する。

[0008]

【発明の実施の形態】以下、本発明の実施形態について 図面を参照しながら説明する。図3は、本発明の実施形態に係る通信システムの各ノードの概略構成を示している。図3において、30は送信データを格納する送信メモリ部、31は受信データを格納する受信メモリ部である。また、送信用回路部32は送信メモリ部30からの送信データを通信データに形成する。メモリ制御部38は、送信メモリの未使用領域を受信データ用予備領域として確保する制御を行う。受信用回路33は、データバス上の通信データが自ノード宛てのものであれば受信する。

【0009】オーバーフロー検出部/制御部34は、他ノードから送られてきたデータを受信メモリ部31に格納する際にオーバーフローが発生すればそれを検出し、オーバーフローが発生した場合は送信メモリ部30に確保した受信データ用予備領域に受信データのオーバーフロー分を格納する制御を行う。各ノードは更に、アービ

トレーション・アクノーリッジ信号を生成するアービトレーション・アクノーリッジ発生部35を備えている。【0010】図4は、送信メモリ部30の割当てを示している、送信用データの格納に使用された使用済メモリ領域40を除く残りの未使用メモリ領域41が受信データのオーバーフロー分を格納する受信データ用予備領域として使用される。

【0011】上記のような構成を有する n個のノード2 Oが、従来例の説明で参照した図2と同様に、データバス21に接続される。仮にノード1を処理装置、ノード2をハードディスク等の記録装置として、本発明のメモリ共有装置の動作を説明する。ノード1がノード2からデータの読み出しを行う場合、アプリケーション層36からの読み出し要求コマンドがノード1の送信メモリ部30に書き込まれる。このとき、メモリ制御部38によって送信メモリ部30の空き領域が受信データ用予備領域として確保される。読み出し要求コマンドは送信用回路32で送信データとされ、アービトレーション・アクノーリッジ発生部35で発生したアービトレーションが付加されてデータバス21に送出される。

【0012】ノード2の記録装置では、データバス16上の読み出し要求コマンドが受信用回路部33に取り込まれ、ノード2宛てのデータか否かが判断され、ノード2宛てのデータである場合は受信メモリ部31に格納された後、アプリケーション層36へ伝送される。その後、読み出し要求コマンドにしたがって記録媒体から読み出されたデータはノード2の送信メモリ部30及び送信用回路部32を経てデータバス21上に送出される。【0013】ノード1の処理蔵置は、ノード2の記録装置が読み出し要求コマンドを受信したのと同様にして、受信用回路部33を介してデータバス16上のデータを

受信用回路部33を介してデータバス16上のデータを 読み込み、受信メモリ部に一旦格納しながらアプリケー ション層36に渡す。この際、ノード2からのデータ転 送速度に比べて、ノード1のアプリケーション層36が 受信メモリ部31からデータを受け取る処理速度が遅い 場合、受信メモリ部31がオーバーフローを発生する可 能性がある。そこで、オーバーフローが発生したことを オーバーフロー検出部/制御部34が検出し、このオー バーフロー分を送信メモリ部30に確保した受信データ 用予備領域に格納する。

[0014]

【発明の効果】以上説明したように、本発明による通信システムのメモリ共有装置によれば、受信メモリのオーバーフローが発生した場合、送信メモリの空き領域に受信データのオーバーフロー分を格納することにより、メモリの融通使用が可能となる。したがって、受信メモリとして備えなければならない記憶容量を低減して回路(チップ)面積を低減することができる。

【図面の簡単な説明】

【図1】従来の通信システムにおける各ノードの概略構成図

【図2】通信システムにおける複数ノードの接続図


【図3】本発明の実施形態に係る通信システムにおける 各ノードの概略構成図


【図4】図3の構成における送信メモリ部の割当てを示す図

【符号の説明】


- 10 受信用メモリ部
- 11 送信用メモリ部
- 12 受信用回路部
- 13 送信用回路部
- 14 アービトレーション回路部
- 15 アプリケーション層
- 16 データバス
- 20 通信デバイス
- 21 データバス
- 30 送信メモリ部
- 31 受信メモリ部
- 32 送信用回路部
- 33 受信用回路部
- 34 オーバーフロー検出及び制御部
- 35 アービトレーション・アクノーリッジ回路部
- 36 アプリケーション層
- 37 データバス
- 38 メモリ制御部
- 40 使用済みメモリ領域
- 41 受信データ用予備領域

【図2】





【図4】



【図3】

